Übung zur Vorlesung Digitale Logik

Das Seminar Technikfolgenabschätzung des Fachbereichs Elektrotechnik/Informatik.

Details zum Inhalt finden Sie hier: http://www.uni-kassel.de/eecs/digitech/lehre/technikfolgenabschaetzung.html

Das Seminar richtet sich an StudentInnen nach dem Grundstudium, typischerweise ab dem 4. Semester, wenn Sie bereits ein grundlegendes Verständnis für die Inhalte Ihres Fachs entwickelt haben. Ausnahmen nur nach Absprache.

Was passiert mit Forschungs- und Entwicklungsergebnissen, wenn sie die Mauern des Labors verlassen? Wie wird die Nutzung kontrolliert? Was ist die Verantwortung der Wissenschaft, der Erfinder und Entdecker?

Es gehört seit jeher zum Selbstverständnis von Ingenieuren und Wissenschaftlern, sich auch mit diesen Fragen zu beschäftigen und Antworten auch darauf zu finden. Dazu gehört natürlich, dass sich angehende Ingenieure mit diesen Fragen konfrontieren lassen müssen - und dabei ihren eigenen Weg und Zugang finden.

Moodle-Kurs zum Seminar und zum Projekt im Fachgebiet.

Inhalte:

Entwurf einer komplexen Schaltung (z. B. je 4 Studenten); Systemmodellierung in VHDL; Simulation und Validierung der erstellten Modelle; Synthese auf eine Standardzellen-Bibliothek, Charakterisierung der Implementierung, Test der Modelle auf einer Prototyp-Hardware.

Literatur:

Entsprechende Versuchsunterlagen werden zu Beginn der Veranstaltungen ausgegeben.

Voraussetzungen:

VHDL-Kurs oder äquivalente LV, Digitaltechnik I, Rechnerarchitektur

Leistungsnachweis:

Referat/Präsentation und
1 Bericht (Ausarbeitung, erstellter Code) und
1 Projektarbeit (Vorführung der Ergebnisse)